FPGA og ASIC FrontEnd Udvikling
FPGAer (Field Programmable Gate Arrays) har vundet stort indpas både som den diskrete TTLs afløser i form af CPLDer, samt som udvidelse af mulighederne for specialfunktioner. Førhen var ASIC vejen frem, men det kræver en vis volumen, før det er rentabelt. Med FPGA kan man lave produkter, der sælges i få styktal og kan udvides med features og tilpasses til markedet selv efter salget af produktet.
Men FPGA designs falder nogle gange ikke så heldigt ud pga. manglende erfaring og forståelse. Selv om det “programmeres” så er det hardware gates og flipflops man bruger. Dette stiller krav til forståelse af rise, fall, tco, tsu tidsbegreber samt clock domains og hvordan man designer med henblik på en FPGA implementering. FPGAer er også gået med på højhastighedsbølgen hvor man snakker >3GHz digitale signaler ud af chippen - dette stiller krav til forståelsen af print design og FPGA da man i mange tilfælde ikke har mulighed for at verificere med måleinstrumenter.
BigBear bruger FPGA i stor stil og behersker disciplinen at dele et projekt op mellem hardware, FPGA, firmware - grænser der flyder lidt sammen når man kan lave funktionerne i alle 3 områder.
FPGA og Firmware Udvikling
Arbejdsområder
- System/Arkitektur Design
- RTL Udvikling (FPGA/CPLD/ASIC-RTL)
- Udviklingssprog (text, VHDL/Verilog, grafisk, TCL/TK)
- Embedded CPU i FPGAen (System on a Programmable Chip (SOPC))
- Map, Synthesis, Place and Route til FPGA/CPLD
- Verifikation - funktionel og timing testbench
- Constraining - internal & external
- Optimering for plads, speed, power
- Fejlsøgning, debug og bringup
- AI acceleration - egen AI til RTL kode generation, timing analyse, testbench og debug
Vi bruger egen AI til at få de gentagelige faser hurtigt igennem - kode generation, simulering, timinganalysen og dokumentationen - så mere tid går på arkitektur og verifikation, hvor erfaringen afgører kvaliteten.