FPGA og Asic FrontEnd Udvikling

FPGAer (Field Programmable Gate Arrays) har vundet stort indpas både som den diskrete TTLs afløser i form af CPLDer, samt som udvidelse af mulighederne for special funktioner. Førhen var ASIC vejen frem, men det kræver een vis volumen før det er rentabelt. Med FPGA kan man lave produkter som sælges i få styktal og som kan have mulighed for at udvides med features og tilpasses til markedet selv efter salget af produktet. Men FPGA designs falder nogle gange ikke så heldigt ud pga. manglende erfaring og forståelse. Selv om det 'programmeres' så er det hardware gates og flipflops man bruger. Dette stiller krav til forståelse af rise,fall,tco,tsu tids begreber samt clock domains og hvordan man designer med henblik på een FPGA implementering. FPGAer er også gået med på højhastighedsbølgen hvor man snakker >3GHz digital signaler ud af chippen, dette stiller krav til forståelsen af print design og FPGA da man i mange tilfælde ikke har mulighed for at verificere med måleinstrumenter. BigBear bruger FPGA i stor stil og behersker disciplinen at dele et projekt op mellem hardware, FPGA, firmware - grænser der flyder lidt sammen når man nu kan lave funktionerne i alle 3 områder.

  • FPGA Udvikling

    FPGA Udvikling


  • System/Arkitektur Design
  • RTL Udvikling (FPGA/CPLD/ASIC-RTL)
  • Udviklings sprog (Text, VHDL/Verilog, Grafisk, TCL/TK)
  • Embbeded CPU i FPGAen (System on a Pogramable Chip (PSOC)
  • Map, Synthesis, Place and Route til FPGA/CPLD
  • Verifikation Funktionel og timing testbench
  • Constraining - internal & external
  • Optimering for plads, speed, power
  • Fejl finding, debug og bringup